pangbuding 发表于 2012-11-14 16:11:45

Verilog中的生成块语句是可综合的吗？



   Verilog中的生成块语句是可综合的吗？
谢谢高手解答一下～
页: [1]
查看完整版本: Verilog中的生成块语句是可综合的吗？