hubukaixuan
发表于 2012-11-8 10:13:46
FPGA有两个时钟输入，分别为10M和39M，哪一个锁频100M比较好...
FPGA有两个时钟输入，分别为10M和39M，哪一个锁频100M比较好.谢谢。
hubukaixuan
发表于 2012-11-8 10:14:12
是想通过内部PLL来锁定到100M。谢谢……
skycomm
发表于 2012-11-8 10:32:08
只要能锁住都可以，没什么区别
jiwm
发表于 2012-11-8 10:55:35
10M吧。我都是用25M的。
hubukaixuan
发表于 2012-11-8 11:07:27
我感觉39M太怪了。所以也准备用10M的。 还是用10M试试先。
hubukaixuan
发表于 2012-11-8 11:07:42
谢谢哦。
tsb0574
发表于 2012-11-8 11:10:56
10M应该简单，
ab8780000
发表于 2012-11-8 12:26:38
当然是10M了，39M的话PLL需要倍频10倍再分频39倍，消耗很多乘法器
3.3v
发表于 2012-11-8 12:37:15
10mhz成倍数当然好呀。
页:
[1]