论坛首页 › FPGA › 例化的altera 的fifo状态能否直接输出？

german010 发表于 2012-11-6 14:39:14

例化的altera 的fifo状态能否直接输出？

uart_r_fifo   uart_r_fifo(                                                               
                                                                .data(rx_data),
                                                                .wrclk(clk_25m),
                                                                .wrreq(uart_int_rcv),
                                                               
                                                                .rdclk(clk_25m),
                                                                .rdreq(rdreq_t),                                                               
                                                                .q(q),                                                               
                                                                //----------------                                                       
                                                                .wrempty(),
                                                                .wrfull(),
                                                                .wrusedw(),       
                                                               
                                                                .rdempty(),
                                                                .rdfull(redempty),
                                                                .rdusedw(),
                                                               
                                                                .aclr()
                                                                );
例化的fifo的如下状态
.wrempty(),
.wrfull(),
                                                               
.rdempty(),
.rdfull(redempty),
能否直接输出，发现将redempty直接输出在示波器上看不到变化？

查看完整版本: 例化的altera 的fifo状态能否直接输出？