german010 发表于 2012-11-5 15:31:02

EP4CE6，pin23输入时钟，pin planer是否分配pin23作时钟 都可以？

我使用cyclone iv的EP4CE6，时钟输入管脚为PIN23，发现无论是否将PIN23分配做时钟输入，都可以使用pll产生出需要的时钟
什么原因？
只要有源时钟接到PFGA的特定时钟输入管脚上，无论是否再用pin planer分配其做时钟输入管脚都可以了吗？

ab8780000 发表于 2012-11-5 18:58:33

不明白楼主的意思，时钟信号接到了专用时钟引脚，就可以用这个时钟了啊

german010 发表于 2012-11-5 19:06:53

本帖最后由 german010 于 2012-11-5 19:09 编辑

ab8780000 发表于 2012-11-5 18:58 static/image/common/back.gif
不明白楼主的意思，时钟信号接到了专用时钟引脚，就可以用这个时钟了啊

谢谢回复，我疑问如下

clk_1m和clk_是用pll从pin23的输入得来的，下面是我例化的pll

my_pll my_pll (
        .areset(!key3_rst_n),
        .inclk0(in_clk),
        .c0(clk_25m),
        .c1(clk_1m),
        .locked()
        );
in_clk不分配一个管脚，也可以产生clk_1m和clk_25m两个时钟
是什么原因？

ab8780000 发表于 2012-11-5 19:28:16

这种情况是正常的，连接PLL之前有个四选一的静态选择器，会自动选择有源信号，至于原理如何，我们那就不要管了

german010 发表于 2012-11-5 19:59:37

知道了，thank you
页: [1]
查看完整版本: EP4CE6，pin23输入时钟，pin planer是否分配pin23作时钟 都可以？