论坛首页 › FPGA › 输出方波的占空比有点问题，请帮忙分析下原因

oped001 发表于 2012-10-28 19:00:30

输出方波的占空比有点问题，请帮忙分析下原因

用的cyclone i 的片子，代码如下：
always @(negedge clk)
begin
out<=~out;
end

clk是个100M的时钟，理论上out应该是一个占空比为50%，频率是50M的方波。现在50M的频率是有了，但是占空比只有41%，这其中有啥问题吗？先谢过诸位！

jlhgold 发表于 2012-10-28 19:25:14

传输延时？

oped001 发表于 2012-10-28 19:38:35

jlhgold 发表于 2012-10-28 19:25 static/image/common/back.gif
传输延时？

没示波器，也看不到波形

517650971 发表于 2012-10-28 21:28:59

测量仪器出问题了~

DepravedLucien 发表于 2012-10-31 14:35:01

看不到波形是怎么确定占空比的？
用SignalTap 观察的么？

ifeng_com 发表于 2012-10-31 14:43:55

out没给初始值？？？？？？

wildone 发表于 2012-10-31 14:48:36

always @(posedge rst or posedge clk)
begin
if(rst)
    out <= 1'b0;
else
    out <= ~out;
end

必须用示波器观察，rst是外部复位电路输入

kebaojun305 发表于 2012-11-2 16:44:12

应该是测量仪器的问题。

查看完整版本: 输出方波的占空比有点问题，请帮忙分析下原因