FPGA_pin DDR求解
XILINX 的V5上面VREFVRPVRN这三个角是干嘛用的, 为什么有的有, 有的没有呢同时V5有个系统监控器 包括多路ADC 分别放在两个BANK上,这两个BANK能用在DDR2上吗 你要是做v5的板子,建议看官方开发板,原理图,PCB文件都有现成的。
修修改改就可以用了。 想加个DSP ,
官方的原理图DDR上面都没有用到这两个块,而VREFVRPVRN这三个角在DDR2布线的四个块上连接也不相同 , 不知道为何, 想了解下
我自己没有做过V5的不太清楚,还是查手册吧
页:
[1]