CPLD问题,望有人指点,,,,,,,
我用MAXII 240做了个小DDS信号发生器,时钟频率是16M,可是在0.01k-----1K, 步进10HZ ,可是频率不准确,分频无法完成,用相位累加器,由于存储的点数比较小无法实现用相位累加实现变频,我想问问用什么课行的办法,实现准确的频率调节,在 0.01k----1k档时,总是误差几HZ,那位位前辈指点一下。。。。小弟不胜感激,,,,,,, 参考miniDDS的改变频率的方法:http://www.myplace.nu/avr/minidds/index.htm 可以搜搜我以前的帖子 lcw_swust 发表于 2012-10-21 21:29 static/image/common/back.gif
参考miniDDS的改变频率的方法:
http://www.myplace.nu/avr/minidds/index.htm
好的,,,,, zhoulei123 发表于 2012-10-21 21:55 static/image/common/back.gif
好的,,,,,
; Output frequency (using 24 bit accumulator) :
;
; f = deltaPhase * fClock/2^24
;
; fClock is in this case the CPU clock divided by the
; number of cycles to output the data ( 9 cycles )
;
; f = r24/r25/r26 * (11059200/9)/16777216
;
; f = r24/r25/r26 * 0.073242188
;
; fMax (theoretical) = 0.5 * fClock
是这个么??本人比较愚钝,不没看出来玄机在那,如何实现0.07HZ的步进
能给我讲解一下么???? yuhang 发表于 2012-10-21 21:53 static/image/common/back.gif
可以搜搜我以前的帖子
以前的帖子???能不能给个题目,我也好搜些,,,,,, zhoulei123 发表于 2012-10-21 22:18 static/image/common/back.gif
以前的帖子???能不能给个题目,我也好搜些,,,,,,
帮你贴过来了 链接如下
http://www.amobbs.com/thread-5492630-1-1.html http://www.amobbs.com/thread-3400306-1-1.html jlhgold 发表于 2012-10-21 22:25 static/image/common/back.gif
帮你贴过来了 链接如下
http://www.amobbs.com/thread-5492630-1-1.html
谢谢了,坛子里的好人真多,,,,,, yuhang 发表于 2012-10-21 22:32 static/image/common/back.gif
http://www.amobbs.com/thread-3400306-1-1.html
谢谢,yuhang大哥了,,,,,,,,,
页:
[1]