FPGA警告
Critical Warning: Synopsys Design Constraints File file not found: 'cnt10b.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.这个什么意思呀??? 没有时序约束文件。 那怎么才有时序约束文件呢?
我只是想建一个2选1数据选择器,这个也要时序约束文件吗??? wangweicai231 发表于 2012-10-20 14:58 static/image/common/back.gif
那怎么才有时序约束文件呢?
我只是想建一个2选1数据选择器,这个也要时序约束文件吗??? ...
那你时序仿真干嘛呢?这应该是timing设置有误 嗯,现在好了,原来我把时间设的太小了,只有几十纳秒,又因为输入和输出有延迟,这样一看,就感觉错位了,看起来不对,但把时间调大些,调到几十微秒就看不出来了,这个没有用约束文件
页:
[1]