论坛首页 › FPGA › 如何用Verilog描述单片机的里面的中断计数？

orange-208 发表于 2012-10-13 16:13:20

如何用Verilog描述单片机的里面的中断计数？

如题，做数据处理时，计不断变化的脉冲数，并实时显示。我想的是： 在 1S 内计数为 a，接下来的 1S 计数为 b，如果 b不等于 a，则将 b（最新的数据）赋值给a，再继续计数。

岭上开花 发表于 2012-10-15 20:42:12

http://www.amobbs.com/thread-5483825-1-1.html
希望对LZ有用

orange-208 发表于 2012-10-16 12:06:01

岭上开花 发表于 2012-10-15 20:42 static/image/common/back.gif
http://www.amobbs.com/thread-5483825-1-1.html
希望对LZ有用

谢谢！      

查看完整版本: 如何用Verilog描述单片机的里面的中断计数？