论坛首页 › FPGA › Altera 1-port ram 输出加锁问题?

sky5566 发表于 2012-10-8 09:24:32

Altera 1-port ram 输出加锁问题?

请问这次写入的资料是否立即输出?(因为 xilinx 可为上次写入资料)

DepravedLucien 发表于 2012-10-10 09:56:04

不会，输出因为寄存，所以延时一拍

查看完整版本: Altera 1-port ram 输出加锁问题?