goodthinger 发表于 2012-9-26 13:51:07

关于XILINX FPGA调试SDRAM时给SDRAM的时钟相移的问题

问下大家哦，就是用FPGA外挂SDR SDRAM时，内部逻辑的时钟和SDRAM的时钟会有一个相移，这样才会稳定，但是这个相移是怎么算出来的呢？
最近在调试SDRAM，都是把这个相移试出来的，ALTERA的话好像网上资料挺多的，有说怎么算，用XILINX的话要怎么算呢，谢谢大家哦！
页: [1]
查看完整版本: 关于XILINX FPGA调试SDRAM时给SDRAM的时钟相移的问题