请教FPGA内部接口消失的问题
我写了一段控制PCI的代码(PCI对应的是U1),可是发现一直无法读写数据,前后逻辑都检查过,于是我考虑看看RTL Schematic,结果让我发现了在top层上,所有信号都很完整,但是点开之后进入下一层我发现在U1里面,似乎少了很多输入端口,大约6个端口都消失了,这个和我的代码相差很多,求高手指点! 在综合报告中查看一下各个模块的连接是否有警告 可能代码中有问题被综合都就删掉了,没有做仿真吗? y595906642 发表于 2012-9-13 16:58 static/image/common/back.gif
可能代码中有问题被综合都就删掉了,
没有做仿真吗?
没有做仿真,机器比较破,仿真做起来很累,仿真能看出来吗?我感觉也好像是被他自动忽略了 yayakimwu 发表于 2012-9-13 16:42 static/image/common/back.gif
在综合报告中查看一下各个模块的连接是否有警告
有,好多警告,正在一个一个看 有些使用不当的信号好像是会被编译器自动给综合掉了…… LS说的对,代码不规范,众多的if没有else,===,都会被综合成锁存器或线。 软件很“聪明”,使用需谨慎,呵呵
页:
[1]