xiaohe669 发表于 2012-9-1 22:58:10

[求助] 怎么把编译软件所认为的时钟IO ，配置成普通IO

本帖最后由 xiaohe669 于 2012-9-2 16:12 编辑

FPGA使用的是ACTEL的A3P030VQ100，当然编译软件也得是用ACTEL的了，

程序首先是通过了 Synlify的编译，但是无法通过Designer的编译，

Designer会对3个IO报错，如果把这3个IO配置成芯片的时钟脚，会通过编译，

但是现在板子已经做好了，没法把这几个管脚改到时钟脚上！

怎么把编译软件所认为的时钟IO ，配置成普通IO呢？

wye11083 发表于 2012-9-3 01:27:30

没用过actel的，你看手册怎么说的，是不是只能用于时钟输入。手册里说的非常清楚。

pocker5200 发表于 2012-9-3 11:04:52

看手册上的引脚定义，某些时钟管脚是否可以当普通IO口用。
页: [1]
查看完整版本: [求助] 怎么把编译软件所认为的时钟IO ，配置成普通IO