lov9210 发表于 2012-8-31 22:31:34

在做AD采样，怎么采集到的数据不变啊？

大家好！我现在在用ＡＤＳ８３２５对模拟信号进行数字化，ＦＰＧＡ中嵌入了ｎｉｏｓ内核（包括ＳＰＩ核），ＲＥＦ端输入的是２．５Ｖ的电压，ＶＤＤ端输入的是３．３Ｖ电压，现在，无论是在＋ＩＮ和－ＩＮ端都接地，还是接１．５Ｖ的电池提供的直流电压，采集到的数据都是３２７６７即７ＦＦＦ。请问，这个什么原因啊？哪里出错了啊？

lov9210 发表于 2012-9-1 09:57:35

我的问题表述的不清楚吗？肿么没有人回答啊？

moxiaoxiong 发表于 2012-9-2 00:07:05

确实没表达清楚....
最好再附一张图！！

lov9210 发表于 2012-9-5 11:12:44

嘿嘿问题已经解决啦！谢谢楼上啊！

magicer2010 发表于 2012-9-5 22:34:39

怎么解决的？

lkl10800139 发表于 2012-9-8 11:19:04

上传个图，芯片类型，ad的datasheet等具体的信息，这样好分析。

ifuleu 发表于 2012-9-8 23:05:15

问题出在哪儿了，也不告诉一声

lov9210 发表于 2012-9-20 10:24:41

ifuleu 发表于 2012-9-8 23:05 static/image/common/back.gif
问题出在哪儿了，也不告诉一声

不好意思啊！是我的板子出问题了，换了个新的就好了！

lov9210 发表于 2012-9-20 10:25:18

magicer2010 发表于 2012-9-5 22:34 static/image/common/back.gif
怎么解决的？

真的很抱歉啊！是我的板子出问题了，换了个新的就好了！

magicer2010 发表于 2012-9-20 23:53:34

这么简单。。。。。。。。。。。板子出什么问题了？

lov9210 发表于 2012-9-23 22:19:40

magicer2010 发表于 2012-9-20 23:53 static/image/common/back.gif
这么简单。。。。。。。。。。。板子出什么问题了？

那为什么换了一个新的就好了呢？

隐姓埋名 发表于 2012-9-23 23:10:40

可能是控制时序没弄对，其实做这个完全没必要用NIOS，不知道你是否在学习这个，其实用纯逻辑做做采样的控制反而简单些

lov9210 发表于 2012-9-26 16:56:10

隐姓埋名 发表于 2012-9-23 23:10 static/image/common/back.gif
可能是控制时序没弄对，其实做这个完全没必要用NIOS，不知道你是否在学习这个，其实用纯逻辑做做采样的控制 ...

毕业论文，都是怎么简单怎么弄的，有现成的SPI内核就直接调用了。上研究生之前是没有接触过FPGA，研一下半学期学了SOPC课程，研二上学期定了课题，中间自学了一阵儿Verilog HDL，后来看时间上来不及了，就直接使用这个了。所以现在，还真不敢说，学得怎么好怎么好呢！

隐姓埋名 发表于 2012-9-26 23:49:25

lov9210 发表于 2012-9-26 16:56 static/image/common/back.gif
毕业论文，都是怎么简单怎么弄的，有现成的SPI内核就直接调用了。上研究生之前是没有接触过FPGA，研一下 ...

你跟我情况差不多，我研一之前也没接触过FPGA，研二出去实习才用FPGA做了项目，很简单的，其中也有AD采样，其实控制AD采样核心就是看懂AD芯片DATASHEET中时序图，看懂了，照着写代码就OK了，写完仿真看看和想要的时序一样不，一样肯定能采
页: [1]
查看完整版本: 在做AD采样，怎么采集到的数据不变啊？