请问哪可以找到ads828和ad9762的例程啊!!!
{:cry:} {:cry:} {:cry:} {:cry:} {:cry:} {:cry:} 本帖最后由 lkl10800139 于 2012-8-23 00:45 编辑这个两个芯片都是高速的,你用的应该是fpga吧。
ads828是ti公司出的,8位并行adc,来一个时钟采样一个输出采样值。
时序图:
下面是ad92808位并行adc的verilog驱动:
module AD(CLK, AD_IN,AD_CLK, AD_OUT,);
input CLK;
input AD_IN;
output AD_CLK;
output AD_OUT;
reg AD_OUT;
assign AD_CLK = CLK ; //da时钟
always @(posedge CLK)
begin
AD_OUT <= AD_IN ;
end
endmodule
ad9762是adi公司出的12位并行、100 MSPS+ TxDAC®数模转换器
从时序图看,你先拉低时钟先,往 io口送一个16位01二进制数,在拉低时钟线,这样应该就有输出了。没有c例程。
下面是AD9708 8位并行dac的verilog驱动代码
module DA(CLK, DA_CLK, DA_A);
input CLK;
output DA_CLK;
output DA_A;
reg DA_A;
reg COUNT;
assign DA_CLK = CLK ; //da时钟
always @(posedge CLK)
begin
COUNT <= COUNT + 1 ;
DA_A <= COUNT ;
end
endmodule
lkl10800139 发表于 2012-8-23 00:28 static/image/common/back.gif
这个两个芯片都是高速的,你用的应该是fpga吧。
ads828是ti公司出的,8位并行adc,来一个时钟采样一个输出 ...
太感谢你了!!! 居然有如此热心の网友{:victory:} 本帖最后由 lkl10800139 于 2012-8-27 13:09 编辑
TornadoYu 发表于 2012-8-23 21:56 static/image/common/back.gif
居然有如此热心の网友
有点错误,ad9672,先拉低时钟线,送数,再拉高时钟线,短暂延时,拉低时钟线。
当时我在这也吃过亏,所以,看到这个帖子,也就顺便分享一下,有点类似,需要自己改动。 感谢好心人!!! qdk12 发表于 2013-4-28 16:35
我有可以替代AD9762的芯片,需要不?
国产的还是进口的,价格怎么样?
页:
[1]