a_biao 发表于 2012-8-20 09:44:59

ISE时序约束报告错误

本人在使用时序约束的时候，出现了以下报告错误，不知道是什么意思，请问如何修改？谢谢！

chanly1 发表于 2012-8-21 13:20:53

中文路径？还是没用破解好

a_biao 发表于 2012-8-22 17:45:06

chanly1 发表于 2012-8-21 13:20 static/image/common/back.gif
中文路径？还是没用破解好

英文的哈，能告诉我该如何检查，修改这个错误嘛？谢谢！

wye11083 发表于 2012-8-22 18:09:32

怎么改？显然，你的设计不能通过时序布线。要么是片子老了，要么是设计不良，用了太多组合逻辑。注意FPGA的组合逻辑非常费时，必须将太长的逻辑用寄存器打一拍，提前一个周期产生信号。

a_biao 发表于 2012-8-22 22:23:38

wye11083 发表于 2012-8-22 18:09 static/image/common/back.gif
怎么改？显然，你的设计不能通过时序布线。要么是片子老了，要么是设计不良，用了太多组合逻辑。注意FPGA的 ...

您好！我搜了一下，有人提到拆分组合逻辑，然后在组合逻辑之间加触发器，可以不拆分组合逻辑，直接加触发器嘛?谢谢！

rx_78gp02a 发表于 2012-8-22 22:38:29

a_biao 发表于 2012-8-22 22:23 static/image/common/back.gif
您好！我搜了一下，有人提到拆分组合逻辑，然后在组合逻辑之间加触发器，可以不拆分组合逻辑，直接加触发 ...

你在组合逻辑中增加触发器不就是把原来的逻辑拆分来了吗

wye11083 发表于 2012-8-23 08:11:17

a_biao 发表于 2012-8-22 22:23 static/image/common/back.gif
您好！我搜了一下，有人提到拆分组合逻辑，然后在组合逻辑之间加触发器，可以不拆分组合逻辑，直接加触发 ...

对不起，不可以。寄存器必须提前一个周期准备好，因此必须得拆组合。

a_biao 发表于 2012-8-23 17:30:46

rx_78gp02a 发表于 2012-8-22 22:38 static/image/common/back.gif
你在组合逻辑中增加触发器不就是把原来的逻辑拆分来了吗

谢谢！请问它的原理是什么？为什么可以这样做？

a_biao 发表于 2012-8-23 17:31:15

wye11083 发表于 2012-8-23 08:11 static/image/common/back.gif
对不起，不可以。寄存器必须提前一个周期准备好，因此必须得拆组合。

谢谢！请问它的原理是什么？为什么可以这样做？还有其他方法吗？

wye11083 发表于 2012-8-23 18:04:40

原理？自己好好想想，否则你永远也入不了门。组合逻辑没有周期延时，时序逻辑至少要延迟一个周期才有输出。

rx_78gp02a 发表于 2012-8-23 20:56:17

a_biao 发表于 2012-8-23 17:30 static/image/common/back.gif
谢谢！请问它的原理是什么？为什么可以这样做？

这个叫拆分流水线，另外一种提高速度的方法叫做retiming，具体方法你可以查一下！
页: [1]
查看完整版本: ISE时序约束报告错误