lov9210 发表于 2012-8-8 18:21:28

Nios II 系统时钟问题

         通过SOPC Builder创建的Nios II中，生成Nios II的，如下图所示，我想问一下clk_0的输入的时钟对Nios II的影响是什么，我输入50MHz和100MHz,到底有什么本质的区别呢？
（问题可能比较幼稚，还请大家多多包涵，不吝赐教啊！）

jamiliang 发表于 2012-8-8 20:21:32

本质上没有区别,你输入多少和编译后的结果是有差别的!
一般2代飓风,8K门le的FPGA, 只用一个nios II全功能内核,在le用量80%的情况下,芯片内部"布线"比较紧张,此时不管quartus II 优化开到多高,100MHz实际的PLL输出大概有80MHz!
软件运行时间长了后就是死机,一般几小时定屏!!!
结论就是clk的频率不是你给多少就是多少,尤其是在50MHz以上,这点可以看编译后的时钟约束报告!

lov9210 发表于 2012-8-9 08:53:13

jamiliang 发表于 2012-8-8 20:21 static/image/common/back.gif
本质上没有区别,你输入多少和编译后的结果是有差别的!
一般2代飓风,8K门le的FPGA, 只用一个nios II全功能内 ...

谢谢你的精彩回答啊！

skycomm 发表于 2012-8-13 12:17:00

不一样的cpu里面与一些外设是需要主频信息的 如UART，定时器等 ，是根据时钟信息做调整的

lov9210 发表于 2012-8-13 15:48:40

skycomm 发表于 2012-8-13 12:17 static/image/common/back.gif
不一样的cpu里面与一些外设是需要主频信息的 如UART，定时器等 ，是根据时钟信息做调整的 ...

对啊！可是在程序上有没有体现呢？比如，执行速度会不会提高呢？

skycomm 发表于 2012-8-13 16:39:04

执行速度与硬件时钟有关，跟这个设置无关

lov9210 发表于 2012-8-14 21:16:12

skycomm 发表于 2012-8-13 16:39 static/image/common/back.gif
执行速度与硬件时钟有关，跟这个设置无关

不好意思啊！还是似懂非懂的那种感觉，请问，我可以通过看什么书能解答这个问题呢？

cc6868 发表于 2012-8-14 21:30:30

不是你想设多少都行的，你还得考虑的你外设能否满足，不是频率越快越好哈，适合的才是最好的！

lov9210 发表于 2012-8-19 10:48:46

cc6868 发表于 2012-8-14 21:30 static/image/common/back.gif
不是你想设多少都行的，你还得考虑的你外设能否满足，不是频率越快越好哈，适合的才是最好的！ ...

哦谢谢啊！其实我想知道的一直都是，这个系统时钟对整个系统的工作情况的影响，可到现在都没有明确的答案呢！
页: [1]
查看完整版本: Nios II 系统时钟问题