EPM时钟问题-有点眉目了
用 mega 导出了 一个 EPM240内部5M时钟， 下面 有个地方，是调用。这样将程序下载到，我们的ic理论就可以工作了。`timescale 1 ps / 1 ps
//synopsys translate_on
moduleMEGA_altufm_osc_rv5
(
osc,
oscena) /* synthesis synthesis_clearbox=1 */;
output osc;
input oscena;
wirewire_maxii_ufm_block1_osc;
maxii_ufm maxii_ufm_block1
(
.arclk(1'b0),
.ardin(1'b0),
.arshft(1'b0),
.bgpbusy(),
.busy(),
.drclk(1'b0),
.drdout(),
.drshft(1'b0),
.osc(wire_maxii_ufm_block1_osc),
.oscena(oscena)
`ifdef FORMAL_VERIFICATION
`else
// synopsys translate_off
`endif
,
.drdin(1'b0),
.erase(1'b0),
.program(1'b0)
`ifdef FORMAL_VERIFICATION
`else
// synopsys translate_on
`endif
// synopsys translate_off
,
.ctrl_bgpbusy(1'b0),
.devclrn(1'b1),
.devpor(1'b1),
.sbdin(1'b0),
.sbdout()
// synopsys translate_on
);
defparam
maxii_ufm_block1.address_width = 9,
maxii_ufm_block1.osc_sim_setting = 180000,
maxii_ufm_block1.lpm_type = "maxii_ufm";
assign
osc = wire_maxii_ufm_block1_osc;
endmodule //MEGA_altufm_osc_rv5
//VALID FILE
// synopsys translate_off
`timescale 1 ps / 1 ps
// synopsys translate_on
module MEGA (
oscena,
osc)/* synthesis synthesis_clearbox = 1 */;
input oscena; //EPM240 OSCEN 好像是内部的，在外围关键那里需要设置吗？
output osc; //EPM240 OSC 好像是内部的，在外围关键那里需要设置吗？我个人 觉得不需要分管脚。
wiresub_wire0;
wireosc = sub_wire0;
//调用上面的 module。产生时钟吗？
MEGA_altufm_osc_rv5 MEGA_altufm_osc_rv5_component (
.oscena (oscena),
.osc (sub_wire0));
endmodule 曾经想试，没成功 哈哈
终于搞懂了。在原厂说明下，
帮助文档 中些的很详细了。
现在 下一步，就是 如何将这个模块如何做时钟分频处理。
内部时钟配置起来倒是蛮简单的，就是偏差有点大，25%的准确度啊~~~~
页:
[1]