论坛首页 › FPGA › FFT IP核问题

mmmomo 发表于 2012-8-1 22:46:01

FFT IP核问题

quartus中编译ip核时产生如下错误，请问该怎么解决？
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/twid_rom_fft_110.vhd" is an OpenCore Plus time-limited file
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/asj_fft_sglstream_fft_110.vhd" is an OpenCore Plus time-limited file
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/asj_fft_bfp_o_fft_110.vhd" is an OpenCore Plus time-limited file
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/asj_fft_cxb_addr_fft_110.vhd" is an OpenCore Plus time-limited file
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/auk_dspip_avalon_streaming_source_fft_110.vhd" is an OpenCore Plus time-limited file
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/asj_fft_in_write_sgl_fft_110.vhd" is an OpenCore Plus time-limited file
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/asj_fft_twadgen_fft_110.vhd" is an OpenCore Plus time-limited file
Error: Can't generate netlist output files because the file "E:/quartus_project/fft_ip_20120801/fft-library/asj_fft_pround_fft_110.vhd" is an OpenCore Plus time-limited file

yangyangnuc 发表于 2012-8-2 07:09:36

解决办法： 1.如果设置了quartus环境调用modelsim，请取消环境调用，modelsim独立看波形试试
         2.第一种方法不行的话，则重新安装quartus试试

mmmomo 发表于 2012-8-2 20:27:24

yangyangnuc 发表于 2012-8-2 07:09 static/image/common/back.gif
解决办法： 1.如果设置了quartus环境调用modelsim，请取消环境调用，modelsim独立看波形试试
         2. ...

取消调用modelsim可以通过编译，如何独立使用modelsim仿真？是将文件直接拷到modelsim下，建立testbench仿真吗?

yangyangnuc 发表于 2012-8-2 20:53:55

mmmomo 发表于 2012-8-2 20:27 static/image/common/back.gif
取消调用modelsim可以通过编译，如何独立使用modelsim仿真？是将文件直接拷到modelsim下，建立testbench ...

这个不是几句话说清楚的，你在百度上找一个 modelsim仿真过程，操作一遍你就会了，其实很简单

mmmomo 发表于 2012-8-2 20:55:58

yangyangnuc 发表于 2012-8-2 20:53 static/image/common/back.gif
这个不是几句话说清楚的，你在百度上找一个 modelsim仿真过程，操作一遍你就会了，其实很简单 ...

我用modelsim仿真，产生如下错误
# Loading work.fft_vlg_tst
# ** Error: (vsim-3033) E:/quartus_project/fft_ip_20120801/simulation/modelsim/fft.vt(74): Instantiation of 'fft' failed. The design unit was not found.
#         Region: /fft_vlg_tst
#         Searched libraries:
#             E:\quartus_project\fft_ip_20120801\simulation\modelsim\rtl_work
# Error loading design
该怎么解决，谢谢，能加qq:411953835讨论下嘛？

yangyangnuc 发表于 2012-8-2 21:03:04

mmmomo 发表于 2012-8-2 20:55 static/image/common/back.gif
我用modelsim仿真，产生如下错误
# Loading work.fft_vlg_tst
# ** Error: (vsim-3033) E:/quartus_proje ...

表面意思是：对fft模块例化失败，你检查一下激励模块对顶层模块的例化有问题没有

mmmomo 发表于 2012-8-2 21:10:13

yangyangnuc 发表于 2012-8-2 21:03 static/image/common/back.gif
表面意思是：对fft模块例化失败，你检查一下激励模块对顶层模块的例化有问题没有 ...

对顶层模块的例化时，顶层模块可以是.bdf文件吗？我是对bdf文件例化 的。

yangyangnuc 发表于 2012-8-2 23:04:01

mmmomo 发表于 2012-8-2 21:10 static/image/common/back.gif
对顶层模块的例化时，顶层模块可以是.bdf文件吗？我是对bdf文件例化 的。

一般来说都是在.v文件中例化的（verilog HDL是这样的），也就是设计文件中，你用的VHDL的话我没试过，不过我想应该是一个道理

perfectqx 发表于 2012-8-3 13:57:08

你的quartus破解了吗？？IP核可是需要另外的license的

查看完整版本: FFT IP核问题