论坛首页 › FPGA › cyclone iv 时钟激发信号的使能和非使能？

german010 发表于 2012-8-1 16:35:03

cyclone iv 时钟激发信号的使能和非使能？

使用quartus ii 在cyclone iv上实现如下功能：
使用pll产生了一个脉冲信号，用于激发一个设备，每次脉冲激发后，设备会产生1000个byte数据，作为一个数组进行存储，想要实现激发给设备100次，即产生100次数据，暂时 停止一下，
如何控制pll是否发送给设备，如果用pll和一个en信号相与是否可以，即：en为0的时候，pll被拉低为0，无论pll是否有脉冲，都不会发出？

查看完整版本: cyclone iv 时钟激发信号的使能和非使能？