论坛首页 › FPGA › 一个四十位的计数器如何设计能够比较好的满足时序要求？

lan_lingshan 发表于 2012-8-1 13:34:01

一个四十位的计数器如何设计能够比较好的满足时序要求？

初衷是想设计一个四十位的计数器来记脉冲，但是后来时序分析的时候发现时序收敛达不到要求。
always @(negedge ac_x_neg or negedge reset)
begin
        if(!reset)
                begin
                ac_x_neg_count<=0;
                end
        else
                ac_x_neg_count<=ac_x_neg_count+1;
end

lan_lingshan 发表于 2012-8-1 13:35:52

怎么解决这个计数好呢，是拆分成两个二十位的计数器，还是加一级流水线好呢？

查看完整版本: 一个四十位的计数器如何设计能够比较好的满足时序要求？