大家看看我的VGA美女咋的了(在线等)
本帖最后由 mysunmax 于 2012-7-29 22:21 编辑为什么会出先这个问题,脸上的杂色~?sdram还是vga控制?请高手指教啊~
我说一下流程从串口下载 (24bit色)160*160 图片数据到sdram然后从sdram到fifo然后显示。原理很简单~ 图片旁边全是乱七八糟的图像,sdram首先清零那些你要读取的那些地址数据,全部给予0.
脸上杂色,可能是sdram的没有读取串口的数据,或者fifo被读空了。 咱面熟啊 sadlife1000 发表于 2012-7-29 22:25 static/image/common/back.gif
图片旁边全是乱七八糟的图像,sdram首先清零那些你要读取的那些地址数据,全部给予0.
脸上杂色,可能是sdra ...
恩,sdram的图像图区我没有清零。有可能是fifo空了的问题,这个咋解决呢?我在调试一下~ mysunmax 发表于 2012-7-29 22:31 static/image/common/back.gif
恩,sdram的图像图区我没有清零。有可能是fifo空了的问题,这个咋解决呢?我在调试一下~ ...
你先把串口的数据写完成,然后一直读sdram。sdram需要自我刷新,占用多少个周期,所以fifo的最小的深度要大于这个在刷新的时间内,一般情况乘以2方式。
如果你还不能保证,你乘以3,4也可以。 sadlife1000 发表于 2012-7-29 22:38 static/image/common/back.gif
你先把串口的数据写完成,然后一直读sdram。sdram需要自我刷新,占用多少个周期,所以fifo的最小的深度要 ...
太感谢了~ lindabell 发表于 2012-7-29 22:29 static/image/common/back.gif
咱面熟啊
哈哈,哪里见过?{:lol:} 确定不是精斑? Arrowzhang 发表于 2012-7-29 23:22 static/image/common/back.gif
确定不是精斑?
你太邪恶了~ 我也学过FPGA 但你这 SDRAM \ FIFO(先进先出)是哪个部分了?我只学过vhdl verilog 编程额你这个是对FPGA的内部结构操作吗? 今世小浪子 发表于 2012-7-31 17:50
我也学过FPGA 但你这 SDRAM \ FIFO(先进先出)是哪个部分了?我只学过vhdl verilog 编程额你这个是对FPGA ...
哈哈,你猜~ mysunmax 发表于 2012-7-31 18:30 static/image/common/back.gif
哈哈,你猜~
哈哈 在前一阶段 我知道了,看来我进步了{:biggrin:}
页:
[1]