mysunmax 发表于 2012-7-28 18:51:26

关于时序约束的疑惑

set_input_delay -clock { clk_in } -add_delay 1.200

set_output_delay -clock { clk_in } -add_delay 2.000

如上面两句话
1:约束的是get_ports {data_in ）}get_ports data_out 相对于 clk_in的延时么？ 这句话的意义是什么呢?

小弟这方面刚看，还请大侠们带着入门，推荐资料！谢过咯~

mysunmax 发表于 2012-7-29 08:39:04

输入输出延迟均是针对，建立和保持时间的。
最大值---保持时间最小值-----建立时间
设定了这些是让编译器在布线的时候能在这个范围内，包括布线的门延迟和布线延迟。
自己理解~
页: [1]
查看完整版本: 关于时序约束的疑惑