论坛首页 › FPGA › 关于FPGA内部双口FIFO

gyth_lx 发表于 2012-7-18 08:45:04

关于FPGA内部双口FIFO

最近用了QuartusII的MegaWizard Plug-In Manager中的双口FIFO，有rdclk、wrclk输入，rdempty、wrempty输出。
一开始FIFO是空的，在第一个wrclk上升沿写入第一个数，马上wrempty就从1变成0，但是rdempty必须要在若干个rdclk上升沿之后才变成0。
感觉上这个应当是因为双口FIFO用了两套读写设备，wrempty的信号传到rdempty需要一段时间。求大牛详细解释下这个时序的原理..

moxiaoxiong 发表于 2012-7-23 22:27:45

同样期待大神

Elec_Ramble 发表于 2012-7-25 20:20:36

正在学习。。。

查看完整版本: 关于FPGA内部双口FIFO