论坛首页 › FPGA › Quartus 编译之后 Tsu 小于0？

wuyong0907 发表于 2012-6-27 14:54:34

Quartus 编译之后 Tsu 小于0？

   我做一个东西的时候，发现CPLD 编译之后的Tsu 有大于0 有小于0 的。大于0的我理解是什么意思，但小于0就不理解了 。是时钟边沿之后多长时间吗？   

查看完整版本: Quartus 编译之后 Tsu 小于0？