论坛首页 › FPGA › 如何在不支持增量编译的CPLD中实现类似增量编译的功能？

wjfblack 发表于 2012-6-1 09:08:34

如何在不支持增量编译的CPLD中实现类似增量编译的功能？

我目前用的EPM570T144的CPLD，这个器件是不支持增量编译（design partition）功能的。
但是我现在想保持一部分电路的布局布线不动，只改变其他部分的布局布线结果。
logic lock功能 貌似只能保证限制布局布线区域，并不能保持原有的布局布线。
请教各位，有什么办法吗？

查看完整版本: 如何在不支持增量编译的CPLD中实现类似增量编译的功能？