论坛首页 › FPGA › VHDl 有符号乘法问题与数据类型的关系。

fgcx 发表于 2012-5-13 00:24:56

VHDl 有符号乘法问题与数据类型的关系。

std_logicinteger是不是都可以是负数。对于PORT（）中的std_logicinteger的最高 位应该是符号位？

查看完整版本: VHDl 有符号乘法问题与数据类型的关系。