zyw567 发表于 2012-5-6 14:39:04

关于FPGA的PLL引脚的供电电感大小请教

最近在画CYCLONE III的最小系统，给锁相环供电的部分到底用多大的电感难住我了，希望有经验的前辈指点一二，还有，看到有的朋友用的是磁珠，在使用时跟电感差别在哪里？本人对FPGA不是很了解，问题可能比较幼稚，各位见笑了

womenhome 发表于 2012-5-6 18:25:28

自己玩玩的话，用个零欧姆电阻也可以啊。不一定要用电感或磁珠。做产品的话，一般用个磁珠吧，参数可以问下技术支持。

philoman 发表于 2012-5-6 20:16:51

给电源滤波的,磁珠就行.

pocker5200 发表于 2012-5-6 21:16:52

抑制高频噪声，高频电路很常见。

zyw567 发表于 2012-5-6 22:05:51

philoman 发表于 2012-5-6 20:16 static/image/common/back.gif
给电源滤波的,磁珠就行.

这个我也了解一些，不过对磁珠和电感应选的规格不是很了解，还请指教

zyw567 发表于 2012-5-6 22:07:03

pocker5200 发表于 2012-5-6 21:16 static/image/common/back.gif
抑制高频噪声，高频电路很常见。

请问使用多少H的电感由什么决定呢？还是一般情况下有成熟的习惯用法呢？

philoman 发表于 2012-5-7 09:02:01

更多的初学者纠结于0欧姆电阻和磁珠的区别{:titter:}
楼主也可以关注EMI滤波器之类的，比如村田的BLM系；

zyw567 发表于 2012-5-10 21:55:27

philoman 发表于 2012-5-7 09:02 static/image/common/back.gif
更多的初学者纠结于0欧姆电阻和磁珠的区别
楼主也可以关注EMI滤波器之类的，比如村田的BLM系； ...

还真是不大了解...不过现在没时间学了...等考完研得恶补了，多谢提醒
页: [1]
查看完整版本: 关于FPGA的PLL引脚的供电电感大小请教