【求助】FPGA SDRAM的地址的问题
小弟现在要对SDRAM进行读写，但是对SDRAM的逻辑地址有点困惑。拿一片MT48LC4M16的SDRAM来说，4M的逻辑储存单元，每单元存一个16bit的数据，而这4M又分为4bank，1bank=1M=1024*1024，把它看成一个行数为1024，列数为1024的逻辑储存矩阵，我这样理解对吗？
现在我打算用xilinx提供的sdram控制器进行修改，实现先把数据写满sdram，在把数据按一定量取出，当sdram中数据小于一定量是再写入，功能相当于fifo，但是数据量比较大。
我的问题是：1‘怎样判断sdram满了，是判断地址为bank4时的fffffh还是其他办法？
2、读出数据后sdram的数据还在吗？再次写数据的时候是sdram自动将数据移位的吗？
由于刚接触SDRAM，问的问题有点小白，希望各位指点指点 噢，楼主肯定没有看芯片的datasheet，不然不会问出上面的问题
先看看datasheet，然后看看三家官方的sdram demo，你会发现你的问题都有答案了
页:
[1]