ltd62340177 发表于 2012-5-2 17:28:30

CPLD的8MHz时钟源如何产生？

如题，我已经试过用74LS04反相器门路做，再加个晶振，虽然频率稳定下来了，可是波形是失真很大的正弦波，不知各位用反相器做过没有，或者还有更好的想法？

McuPlayer 发表于 2012-5-2 17:33:31

有源晶振

NJ8888 发表于 2012-5-2 18:47:51

失真大做时钟通常没事

wangshaosh123 发表于 2012-5-2 19:25:20

FPGA和CPLD通常使用有源晶振

zhangalex88 发表于 2012-5-2 19:41:56

用CPLD做一个非门，再输出到时钟端口。如果不理想，再在这个非门的输入端用阻容件整形看看。

dragon_hn 发表于 2012-5-2 19:53:31

CPLD的时钟不需要非得正弦波,方波更好.
你可以在振荡器输出的波形后面多加两级反相器把变形的波形整成方波后再输给CPLD.
另外74LS04的VCC为4.5V-5.5V,CPLD更多的是3.3V,通常跟CPLD不匹配,建议你用74HC04.

kakarotto 发表于 2012-5-2 20:11:28

直接用有源晶振就可以了。
可以选高频率的有源晶振，再内部分频

ltd62340177 发表于 2012-5-2 20:15:34

晶振用8MHz的，示波器带宽100MHz,我用信号发生器输8MHz方波给示波器，示波器显示快成了正弦波了，好像是示波器带宽不够高，100MHz还不够高吗

ltd62340177 发表于 2012-5-2 20:16:38

McuPlayer 发表于 2012-5-2 17:33 static/image/common/back.gif
有源晶振

暂时手里还没有有源晶振

ltd62340177 发表于 2012-5-2 20:22:19

dragon_hn 发表于 2012-5-2 19:53 static/image/common/back.gif
CPLD的时钟不需要非得正弦波,方波更好.
你可以在振荡器输出的波形后面多加两级反相器把变形的波形整成方波 ...

MAX7000系列好像3.3V和5V电源都可以

ltd62340177 发表于 2012-5-2 20:24:34

看来得买买些有源晶振备用着

zhangalex88 发表于 2012-5-2 23:52:51

波形很好呀，再加一个反相门就可以了。
页: [1]
查看完整版本: CPLD的8MHz时钟源如何产生？