cpld下载错误，Error: Verify failure on device number 1
本帖最后由 lkl10800139 于 2012-4-16 13:51 编辑板子是自己做的，焊芯片的的时候烙铁的温度很高。下载口按照特权的的开发板画的，
确认管脚连接无误，cpld下载错误，提示
下载进度停在56%：
在 JTAGChain Debbuger ->JTAGChain Integrity，点击 Test JTAG Chain，有如下信息：
Info: Please wait ...
Info: JTAG chain connection is good. Detected 1 device(s)
Info: Device 1 : EPM240
在 JTAGChain Debbuger ->JTAGChainDebbugging，
Command：RUN test
TAP State：RTI
点击 RUN,提示：
Info: JTAG chain has been locked
Error: Incorrect TCK value
在 JTAGChain Debbuger ->JTAGChainDebbugging，
Command：Scan Instruction Register
TAP State：End scan in RTI state
点击RUN，提示：
Info: JTAG chain has been locked
Error: Incorrect TDI value
在网上查，有几种可能：
1.FPGA器件上的JTAG相关引脚出现故障，最棘手，拆换片子；
2.USB-Blaster坏了，换一个即可；
3.10针JTAG线缆没有压制好，重新压制。
因为焊接用的烙铁不是控温的，焊接技术不过关，有短路的情况，然后就一直加工修理，烙铁贴着芯片很长时间，手摸上去很烫，估计有100度以上，
现在怀疑cpld撑不住这么搞的温度，JTAG 的管脚被烧坏。cpld用的是EPM240GT100I5N。芯片坏的话就难熬了=====
求教高手解决方案。
芯片100度的话,那可真不高... 芯片的封装都可以承受300度以上的温度，但是不能超过350，要不然芯片就烫坏了。既然能读到ID，就说明相关的东西都没有问题，检查一下电路是否正确，复位供电等信号是否都加好了。JTAG锁定通常是JTAG部分电路的问题，仔细检查。如果有TRST，这根线必须拉高。 本帖最后由 lkl10800139 于 2012-4-16 14:38 编辑
wye11083 发表于 2012-4-16 14:10 static/image/common/back.gif
芯片的封装都可以承受300度以上的温度，但是不能超过350，要不然芯片就烫坏了。既然能读到ID，就说明相关的 ...
JTAG 下载电路里面只有TCK,TDI,TDO,TMS,没有TRST。DEV_CLRn复位我已经将他上拉。
在建立工程选择device的时候，EPM240T100I5N的内核电压是3.3v，我选用的芯片是EPM240GT100I5N，按照官网MAX II 的网页所说，EPM240G的内核电压是1.8v，
电路里面，我将VCCINT和VCCIO都接了1.8v，难道这里有影响？
在 Pin Information for the MAX II EPM240 _ EPM240G Devices.pdf 中，
要求：
1. For EPM240 devices, all VCCINT pins must be connected to either 3.3 V or 2.5 V, but not a combination of both.
For EPM240G devices, all VCCINT pins must be connected to 1.8 V.
2. Each set of VCCIO pins (VCCIO1 or VCCIO2) can be connected to 3.3 V, 2.5 V, 1.8 V, or 1.5 V.
估计是电源的问题吧。当时我也遇到类似的问题，因为我的CPLD接5V，并口没连电阻直接接上，死活连不上。后来我把并口上都连1K的电阻，后OK。你的情况是TDO绝大多数时间都不会达到TTL/CMOS的输入高电平门限（VCCO1.8V，TDO~1.7V，而TTL的IH2.0V，CMOS的IH1.8V左右），所以只能说是碰上了。VCCO必须和你的JTAG的VCC相同，要不然电平是不正常的。你要是不想改电源就考虑在JTAG上接个电平转换（3.3-1.8），要不然就改电源。 本帖最后由 lkl10800139 于 2012-4-16 15:09 编辑
你看资料很细致。受教。芯片的供电电压是不能改了，不能芯片不能正常工作。
那能否将JTAG的VCC换成1.8v，这样和VCCIO的电压一样。
但TDO还是不会达到TTL/CMOS的输入高电平门限（VCCO1.8V，TDO~1.7V，而TTL的IH2.0V，CMOS的IH1.8V左右）？？？
http://www.alteraforum.com/forum/showthread.php?t=3031&page=2
Re: error message: "can't verify device number 1"
-------------------------------------
Hello, I encountered the same problem to you, the device I used is EPM240T100C3, I found that if the pin DEV_CLR wasnot set ZERO, the Quartus II would encount the error message "can't verify device number 1" when it worked about 56%. When I set the pin DEV_CLR to th Ground, the program was download successfully. 据我所知，JTAG应该和VCCO共用吧。所以不太好整。要么这样，你试试在TDO端接个上拉电阻拉到3.3V。要是还不行，你在板子上电前把DEV_RSTn直接跳到地。注意你电路上标3.3V的一定得是3.3V。TTL和CMOS电路的基准电压是3.3V，因此VIH一般不低于1.8V/2.0V。 在TDO端接了一个1k的电阻上拉到3.3v（3.288v），在板子上电前把DEV_RSTn直接跳到地，出现的问题和之前的一样。
我把VCCIO接3.3v试试。 本帖最后由 lkl10800139 于 2012-4-17 00:13 编辑
handbook上说，jtag的下载引脚在blank1的同侧，io使用的是VCCIO1的电源，jtag的电压和VCCIO1的电压需一致。
将VCCIO的电压改成3.3v（实际3.288v）问题解决了，感谢wye11083的帮助。这次教训告诉我，还是要好好看手册。上两个图
问题已解决。结贴。
页:
[1]