请问如何产生4路相位各差90度的200Mhz的时钟信号
RT。设计中需要用到4路相位各差90度的时钟,频率是200Mhz。现在的想法是找个合适的pll芯片,但是对于这块完全不熟悉,特来请教各位大大有没有合适的解决方案的思路,或者有何型号的芯片推荐。多谢! 顶一下。。哪位大大帮忙解答一下~多谢~~ AD9510,等等,搜时钟分配芯片 应该不需要PLL吧?用一个更高频的信号,例如800MHz,配合记数器,分频器,触发器,应该可以实现啊,如果用CPLD,估计很简单,虽然我不会CPLD,哈哈。 应该只需上升沿和下降沿触发器即可。看图: 不过话又说回来,如果要得到800MHz的原始信号,的确也不容 易,可能还真的需要PLL倍频。 ningming 发表于 2012-4-5 17:39 static/image/common/back.gif应该只需上升沿和下降沿触发器即可。看图:
这是纯理论的做法,实际上不可行,首先800MHz时钟肯定得PLL,第二个问题是要有能跑800MHz的DFF,再一个问题是要避免DFF的Tpd造成的相位误差,所以这个思路CPLD基本没戏,FPGA都得高端的才行。
这玩意基本上就两个方案,一是用FPGA里面的DLL实现,二是专用时钟分配芯片。 ihuanglong 发表于 2012-4-5 17:09 static/image/common/back.gif
AD9510,等等,搜时钟分配芯片
多谢解答~原来有“时钟分配芯片”这个概念~
页:
[1]