论坛首页 › 仪表仪器 › 逻辑分析仪测量端子与FPGA引脚间缓冲一般怎么弄的？

yuyu87 发表于 2012-3-29 10:55:13

逻辑分析仪测量端子与FPGA引脚间缓冲一般怎么弄的？

逻辑分析仪测量端子与FPGA引脚间缓冲一般怎么弄的？
还是直接相连？直接相连用户误测高压咋办？
还是加缓冲芯片？如果是，论坛里开源的那个加的什么缓冲芯片？
就这个http://cache.amobbs.com/bbs_upload782111/files_17/ourdev_466307.jpg
还是要加TVS？每个通道都有一个TVS？串个电阻+TVS？
还请大家指点~
我好好学习

yuyu87 发表于 2012-4-1 09:03:37

好像沉了，{:smile:}求指点

wodish 发表于 2012-5-13 17:09:54

看来是很有意思的东西啊！

yuyu87 发表于 2012-11-22 16:27:01

拾起来求指点

查看完整版本: 逻辑分析仪测量端子与FPGA引脚间缓冲一般怎么弄的？