逻辑分析仪测量端子与FPGA引脚间缓冲一般怎么弄的?
逻辑分析仪测量端子与FPGA引脚间缓冲一般怎么弄的?还是直接相连?直接相连用户误测高压咋办?
还是加缓冲芯片?如果是,论坛里开源的那个加的什么缓冲芯片?
就这个http://cache.amobbs.com/bbs_upload782111/files_17/ourdev_466307.jpg
还是要加TVS?每个通道都有一个TVS?串个电阻+TVS?
还请大家指点~
我好好学习 好像沉了,{:smile:}求指点 看来是很有意思的东西啊! 拾起来求指点
页:
[1]