请教关于UCOS 移植arm7过程中的伪中断问题？
本帖最后由 electrlife 于 2012-3-24 11:24 编辑RT所示，最近用到NXP的LPC2148，想把UCOS移植上去，看了下NXP的相关数据手册，
发现其手册上提到了VIC的伪中断，不是太理解！不知各位在ARM7上是如何移植UCOS的。
用的什么方法解决所谓的ARM7伪中断问题！
网上资料伪中断：
伪中断产生的原因是由于在对CPSR操作（即禁止中断）的期间有中断来临，那么当对CPSR
操作完后中断依然会得到响应，而响应时拷贝CPSR到SPSR 的值已经禁止中断了，这显然与
期望不符。
在UCOS-II在LPC2148的移植中也得到了验证，如下代码：
CPU_SR_Save
MRS R0, CPSR
// 此处保存时，注意不是简单的禁止CPSR即可，
// 可以看到，复制后再读出判断，这里就是防止
// 伪中断发生
CPU_SR_Save_Loop
; Set IRQ & FIQ bits in CPSR to DISABLE all interrupts
ORR R1, R0, #CPU_ARM_CTRL_INT_DIS
MSR CPSR_c, R1
MRS R1, CPSR ; Confirm that CPSR contains the proper interrupt disable flags
AND R1, R1, #CPU_ARM_CTRL_INT_DIS
CMP R1, #CPU_ARM_CTRL_INT_DIS
BNE CPU_SR_Save_Loop ; NOT properly DISABLED (try again)
BX LR ; DISABLED, return the original CPSR contents in R0
CPU_SR_Restore ; See Note #2
MSR CPSR_c, R0
BX LR
UCOS官方的这种方法确实可以解决关中断的问题，但是对于向量中断器可能还会无法识别中断源！
NXP的LPC2148中写到如果发生了伪中断，则无法识别中断源，因此我觉得此种方法不是非常的好！
网上也还有另一种方法，是使用软中断的方法，具体如下：
把对中断的使能与禁能放在软件中断里实现，因为进入软中断后对SPSR的操作是安全的，不用担心
此时会有中断来临。在软中断退出时拷贝SPSR到CPSR 即完成了对CPSR的I位或F位的操作。
但是这个似乎无法实现中断的嵌套，因为如果程序进入临界段，在其中调用的函数再次使用临界段
的话，因为此时中断已经禁止，所以软中断无法实现再次保存！
不知各位是如何解决ARM7中的所谓伪中断问题？请指教！谢谢！ 顶起来！等待大侠们解答？ 唉，帖子沉的真快，是不是大侠们都过周末去了！
再次顶起！ 唉，怎么没人理我啊！路过的帮忙顶下！ 再次顶起，等高人解答！ 嵌套调用临界区的处理，一般也不会用重复用软中断来关中断。当然本身arm7的中断向量控制器设计时也根本就不是可嵌套的，小聪明的手段会有别的问题的 妹伍冬2 发表于 2012-3-31 03:25 static/image/common/back.gif
顶......叹为观止.....
何意！{:biggrin:}
页:
[1]