FPGA中VREFB引脚接法的疑惑
最近在设计一块EP2C5Q的开发板，所以要仔细研究FPGA各管脚的作用，在看到VREFB?N?引脚时（共八个分别为VREFB4N1、VREFB4N0、VREFB3N1、VREFB3N0、VREFB2N1、VREFB2N0、VREFB1N1、VREFB1N0）却始终无法理解。这八个引脚同时可作为user's I/O，它们的引脚描述为：Input reference voltage for each I/O bank. If a bank uses a voltage-referenced I/O standard, then these pins are used as the voltage-referenced pins for the bank.（摘自EP2C的pin_out文件）
直译过来就是：每个I/O bank的输入参考电压。如果某个bank使用电压参考I/O标准（“电压参考I/O标准”我理解为单端电压标准，即与差分电压相对的），那么这些引脚就用作这个bank的参考电压引脚。
自我感觉这样翻译好像没什么问题，但是再看到它的Connection Guidelines时就觉得难以理解了：If voltage-referenced I/O standards are not used in the bank, the VREF pins are available as user I/O pins. Decoupling depends on the design decoupling requirements of the specific board.
直译过来就是：如果该bank不使用电压参考I/O标准，VREF引脚就可以作为用户I/O引脚。它的去耦取决于特定电路板的去耦需求。
问题就在于：这八个脚我在以往的设计当中，或者是其他人的设计当中都是当做一般的I/O脚使用。按照Connection Guidelines，也就是说其相应的bank是不使用电压参考I/O标准的，那也就是使用的是差分电压标准，但实际上我使用的是单端电压标准。难道所谓电压参考I/O标准不能理解为单端电压标准？这是问题一。问题二是按照引脚描述里说的既然是作为输入参考电压标准，那这些引脚应该接地或是接某个电平，而不应该是用作I/O口，此是问题二。
希望有高手作答，也希望曾经为此问题纠结过的朋友共同探讨，小弟不胜感激。。 回复【楼主位】valkyrie_hrs
-----------------------------------------------------------------------
研究透FPGA的每个管脚的用途是非常重要的吗？我以后要认真看这些基本资料了 回复【楼主位】valkyrie_hrs
-----------------------------------------------------------------------
一般是接(DDR2/DDR)用的(0.9V/1.25V)参考电压，简单的理解，大于0.9V判决为1，小于0.9V判决为0。可以当普通IO用，不用纠结。用过DDR2的都知道，可以看下DDR2电平标准。和差分，单端电压没什么必然联系。
http://cache.amobbs.com/bbs_upload782111/files_52/ourdev_721699C3VHUA.jpg
(原文件名:QQ截图20120224090401.jpg) mark 楼上上正解 。。。是DDR用的。。不用DDR的话直接接IO就行 回复【2楼】liuxuemin2010在一起
-----------------------------------------------------------------------
呵呵，非常感谢！！看来是我孤陋寡闻了，到目前为止我只用过SDR SDRAM，前段时间刚写出了一个简单的SDRAM控制器，等过段时间后完善后开源代码，希望不吝赐教。 学习了，很好。 非常的棒，我终于理解了这个引脚的含义了。
页:
[1]