lv123123123 发表于 2012-2-11 16:39:18

基于fpga的特殊波形发生器的设计

http://cache.amobbs.com/bbs_upload782111/files_51/ourdev_717732BRA1QR.jpg
(原文件名:~FRHCPZYYE%C5UYO$TP)$WM.jpg)

发生器要产生以上的波形，没有头绪要怎么动手，求大侠帮忙，thank！
给思路也行

proteldxp 发表于 2012-2-11 16:51:35

先设法得到一个数组，就是要给DA送的数据。把这个数组做成一个mif文件，定制ROM。具体你可以百度quartus 定制ROM。

h2feo4 发表于 2012-2-11 16:54:26

FPGA，1个IO，几个电阻，再加一片运放即可

zouke0432 发表于 2012-2-11 17:06:28

一共就是21个频率点呗！你可以看看用锁相环能不能实现，用CYCLONE III以上的！可以动态配置，或者用一个CPLD，然后用多个时钟，以满足你的频率要求，或则如果你的频率要求不是非常严格，也可以用一个时钟，比如50MHZ,你要分频30KHZ时候，只能做到30.0120048左右，至于占空比，就容易了！

lv123123123 发表于 2012-2-11 17:12:43

回复【2楼】h2feo4 无机酸
-----------------------------------------------------------------------

运放是要做什么？？

zouke0432 发表于 2012-2-11 17:13:23

刚刚算了下，一个9mhz和一个14MHZ和一个50mhz就可以了！一片CPLD！正负5V就要模拟电路来着，这个
没啥问题吧！

lv123123123 发表于 2012-2-11 17:16:20

回复【3楼】zouke0432
-----------------------------------------------------------------------

手头就只有CYCLONE II的开发板 50Mhz晶振
一共就是21个频率点   我不太明白，详细点，我是菜鸟，谢啦

lv123123123 发表于 2012-2-11 17:17:37

回复【1楼】proteldxp
-----------------------------------------------------------------------

关键是占空比可调啊！通过查表输出的占空比不好调啊

lv123123123 发表于 2012-2-11 17:22:50

回复【5楼】zouke0432
-----------------------------------------------------------------------

为什么要用三个晶振呢？不明白

zouke0432 发表于 2012-2-11 17:22:56

哦，还差个800K,就还要个8M的了！，还是用FPGA的锁相环吧！然后逐个分频，再用一个多选一做个选择

h2feo4 发表于 2012-2-11 17:26:58

回复【4楼】lv123123123jing
-----------------------------------------------------------------------

level-shift

proteldxp 发表于 2012-2-11 19:43:19

把50M晶振分频就可以了啊。我还以为是做DDS呢。

mage99 发表于 2012-2-12 02:27:33

计数器，设定输出高低电平，外接运放 应该就可以实现

lv123123123 发表于 2012-2-12 16:17:25

回复【12楼】mage99
-----------------------------------------------------------------------

是计数到一定的数取反？这样做不好控制啊！

violet702 发表于 2012-2-15 19:22:52

我也想做一个，实验室里的是个国产的，还很老，老出问题
页: [1]
查看完整版本: 基于fpga的特殊波形发生器的设计