论坛首页 › FPGA › 用cycloneIII做LVDS接口的问题

candywulala 发表于 2012-1-16 10:41:40

用cycloneIII做LVDS接口的问题

大家好，最近用cycloneIII做LVDS出现了一个很神奇的问题，在进行检测的时候，发送端发送常1的时候，接受的是常1，这很正常，当发送常0的时候，接受的任然是常1. 然后当发送占空比小于50%方波的时候，接收到的信号是反向的，这里的方波频率大概是3到4M的样子。
另外说明的是2.5V的电压，发送端也接了3个电阻的电阻网络，接收端接了100欧的电阻。求高手指点啊。。

candywulala 发表于 2012-1-16 15:52:57

http://cache.amobbs.com/bbs_upload782111/files_50/ourdev_713364OBJ3X1.jpg
(原文件名:3D00M3KBD1UHI`43MGW6GS3.jpg)

如图：这样接线的话接收端收到的是1，而且发送端LVDS差分输出的正极用示波器打是2.5V，负极是0V。与想要发的是反相的

http://cache.amobbs.com/bbs_upload782111/files_50/ourdev_713365UA5C5D.jpg
(原文件名:KJQB}`WHJNIR]8EVH67HL27.jpg)
如图：将接受端映射到IO管脚144上，再把144用跳线接开发板上的gnd，接收端接受的数据就正常了，发送端LVDS差分输出的正极用示波器打是0V，负极是2.5V。

我是用的bank8 的127（P）和128（N）管脚。

skycomm 发表于 2012-1-17 13:01:52

时钟呢？

candywulala 发表于 2012-2-5 11:54:47

哦，时钟是另一路的，但是先不谈时钟，就LVDS接受端接受到的串行信号与发送的是反的！~

wwwfw 发表于 2012-2-6 11:31:22

哦，正要用LVDS，频率准备上100M
楼主努力呀

wwwfw 发表于 2012-2-6 11:32:17

是不是时钟问题？

candywulala 发表于 2012-2-22 20:21:24

回复【4楼】wwwfw
-----------------------------------------------------------------------

哎。。最近没有做这个了，你是怎么做的呢？

查看完整版本: 用cycloneIII做LVDS接口的问题