amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 请教:CPLD 设计过程出现不稳定现象,不知如何处置?
seawwh
发表于 2012-1-13 11:53:16
请教:CPLD 设计过程出现不稳定现象,不知如何处置?
我是初次学习实用CPLD,
使用Lattice的XO2-做图像数据处理,时钟为150M,其中使用了片内FIFO。
在功能调试的时候发现,有时候调整A模块的一个语句,可能会影响另外一个不相干的B模块的功能。
为此调试很不顺利,一个很小的修改也要对全部功能检验一遍,不知如何解决?
lm78l05
发表于 2012-1-13 12:06:45
加约束,
页:
[1]
查看完整版本:
请教:CPLD 设计过程出现不稳定现象,不知如何处置?