xuwenqiang 发表于 2011-11-15 09:13:47

求高人解答FPGA接口电平互联问题！

FPGA控制1.8V的AD，AD数据输出采用LVDS格式，FPGA的I/OBANK电压采用2.5V，而控制AD的逻辑电平需采用1.8V，这两种电压可以在同一个I/OBANK中实现吗？

gc56198 发表于 2011-11-15 09:30:44

不行，bank的VCC决定了这个bank的电平，LVDS只是VCC使用2.5V，端口电压仍然是几百毫伏
页: [1]
查看完整版本: 求高人解答FPGA接口电平互联问题！