论坛首页 › FPGA › 我比较好奇,为什么很多片外存储器,比如SDRAM,内部都需要分行，列地址？

geff 发表于 2011-11-14 11:01:49

我比较好奇,为什么很多片外存储器,比如SDRAM,内部都需要分行，列地址？

RT
我比较好奇,为什么很多片外存储器,比如SDRAM,内部都需要分行，列地址？
为什么需要这个区分？是电路上寻址有区别么，还是为了方便操作。
为什么不用一个统一的地址去寻址，这样可以降低概念的复杂度。
这样区分有什么好处？

我的理解是，比如SDRAM,需要对行进行active.
还有NAND FLASH,program时是整行去写。

大家还有什么想法，可以讨论一下，方便大家更深刻的理解。

changhui0222 发表于 2011-11-14 11:05:09

楼主可以看下存储器的原理。存储器相当于一个矩阵。可以节约很多地址线！

geff 发表于 2011-11-14 11:06:54

还有一点，配合一些控制信号，比如CAS,RAS，可以减少外部地址总线的数量
但增加了控制的复杂度，和牺牲了一些时间上的性能

flycat 发表于 2011-11-14 11:09:27

The limitations on the additional number of wordlines can be under-stood by realizing that by adding more wordlines to the array, more parasitic capacitance is added to the bitlines. This parasitic capacitance becomes important when sensing the value of data charge stored in the memory element.

geff 发表于 2011-11-14 11:11:20

回复【1楼】changhui0222
-----------------------------------------------------------------------

恩
把存储器映射为一种空间的概念，是出现BANK,ROW,COLUMN的初衷吧

geff 发表于 2011-11-14 11:18:24

回复【3楼】flycat
-----------------------------------------------------------------------
有道理
我的理解是，这种划分降低硬件的复杂度，从而降低硬件的开销
随着存储器容量的增长，结果越明显
类似软件算法上的一种DIVIDE AND CONQUER D的概念吧

p.nicholas 发表于 2011-11-14 17:07:01

集成度、成本是关键

huayuliang 发表于 2011-11-14 17:08:19

说到底，就是为了减少外部引线。。

avrgogo 发表于 2011-11-14 17:09:04

应该是地址线复用了。

h198848 发表于 2011-11-14 18:12:44

DRAM 可以突发传输，就没必要那么多地址线来依次寻址了。不但降低了成本，性能也不会差太多

pontiff 发表于 2011-11-14 21:35:49

节省硬件开销主要是；这样做就不会出现因为挂了几块存储器就发现IO口不够用的问题了

查看完整版本: 我比较好奇,为什么很多片外存储器,比如SDRAM,内部都需要分行，列地址？