论坛首页 › FPGA › 2个Verilog 的初学者的问题

seawwh 发表于 2011-11-11 16:21:58

2个Verilog 的初学者的问题

请教各位： (使用Lattice Diamond 工具，针对XO21200器件)

1. always 语句中的敏感信号列表，有人使用逗号分隔对吗？Diamond通不过。
2. 敏感信号列表中放3个信号会报错，为什么？这个和器件类型相关吗？

Fourier00 发表于 2011-11-11 21:27:53

always@（posedge clk ，nenedge rst_n）这样没有问题的
always@（posedge clk or negedge rst_n）这样也没有问题
always@ （a or b or c） 也没有问题

WithSword 发表于 2011-11-11 21:42:34

verilog-1995使用or分隔，verilog-2001新增了以逗号分隔，因此，你得看看你的综合器支持的是1995还是2001。

查看完整版本: 2个Verilog 的初学者的问题