amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 阻塞赋值和非阻塞赋值用在并行块中的结果
stalker2
发表于 2011-10-15 20:02:55
阻塞赋值和非阻塞赋值用在并行块中的结果
verilog hdl语言中
不要延时的情况下阻塞赋值和非阻塞赋值用在并行块内是否结果一样?
使用仿真软件出来的结果是一样的但是如果多次进入fork块的话 是否会有所不同?
刚学HDL 见笑了
页:
[1]
查看完整版本:
阻塞赋值和非阻塞赋值用在并行块中的结果