论坛首页 › FPGA › CPLD的输出问题

wjcusney 发表于 2011-10-11 11:44:58

CPLD的输出问题

大家帮看看下面的代码有什么问题：
我用的CPLD是EMP7064SLC，为何p5输出的不是高电平？
module hh(p5,p6,p8);
input p6;
output p5,p8;
reg p5,p8;

always
begin
        p8<=p6;
        p5<=1'b1;
end
endmodule

查看完整版本: CPLD的输出问题