cjtmh 发表于 2011-9-25 19:32:49

请问如何用D触发器构成3分频电路

请问如何用D触发器构成3分频电路

leeseel 发表于 2011-9-25 19:56:13

貌似分频系数只能为2^N

huayuliang 发表于 2011-9-25 20:44:29

两级D触发器 加个 异或门

myself2004 发表于 2011-9-25 21:20:36

有个论文有说是利用器件的延时，
三分频的话，verilog程序比较好写~~
点击此处下载 ourdev_679635SHMK3B.rar(文件大小:196K) (原文件名:D触发器在N_2分频电路中的应用.rar)

NJ8888 发表于 2011-9-25 21:27:17

三分频也就是通过反馈复位实现，楼主没有50%占空要求，语言方式很简单

zqf441775525 发表于 2011-9-27 23:04:09

这个不能单纯的使用CK,D,Q和/Q这四个端口，还要使用那两个片选端口，我以前做过，好长时间没搞，怎么接的想不起来了。百度上应该有的。

amygse 发表于 2011-9-27 23:27:34

如果不需要50%占空比就很简单；若追求50%占空比也不难，但用处不大，绝大多数应用都不会用。

任意数（整数、小数）分频器
http://blog.amygse.com/?p=108

zgq800712 发表于 2011-9-28 09:48:06

奇数分频没有记错的话是 开2个进程 process / always@
一个上升沿奇数，另一个下降沿计数， （同时）
然后2个异或什么的。
页: [1]
查看完整版本: 请问如何用D触发器构成3分频电路