amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 请教一个verilog的语法问题
osoon2008
发表于 2011-9-25 15:21:25
请教一个verilog的语法问题
顶层模块调用低层模块时, 加这条语句是什么意思, 多谢关注!
top #(8)
buttom();
页:
[1]
查看完整版本:
请教一个verilog的语法问题