经典三星 SDR SDRAM 读写 verilog 代码
已经记不得从哪里找来的了。感谢原创作者、感谢ourdev.cn!点击此处下载 ourdev_679262YVDQLJ.zip(文件大小:2.13M) (原文件名:经典三星 SDR SDRAM 读写 verilog 代码.zip) mark! 顶 记号 ding 非常感谢楼主!!!!!!! 可惜沒有 DDRII 的 mark !!! 正要学,就来了。 SDRAM控制器,始终这么火。 请问你看过特权同学的SDRAM 代码吗????
//延时参数
`define end_trp cnt_clk_r == TRP_CLK
`define end_trfc cnt_clk_r == TRFC_CLK
`define end_tmrd cnt_clk_r == TMRD_CLK
`define end_trcd cnt_clk_r == TRCD_CLK-1
`define end_tcl cnt_clk_r == TCL_CLK-1
`define end_tread cnt_clk_r == TREAD_CLK+2
`define end_twrite cnt_clk_r == TWRITE_CLK-2
`define end_tdal cnt_clk_r == TDAL_CLK
`define end_trwait cnt_clk_r == TRP_CLK
为什么
`define end_trcd cnt_clk_r == TRCD_CLK-1
`define end_tcl cnt_clk_r == TCL_CLK-1
`define end_tread cnt_clk_r == TREAD_CLK+2
`define end_twrite cnt_clk_r == TWRITE_CLK-2
那直接定义就好了,还要做一下运算??、 mark,,,,,,,,,,,,,,,,,,,,,, 学习个,多谢分享 收藏了,TKS
页:
[1]