zzzkkkyyy1 发表于 2011-9-21 21:02:57

对俄版RLC电桥原理图还有几点不理解，求教

http://cache.amobbs.com/bbs_upload782111/files_46/ourdev_678449IIJKCT.jpg
(原文件名:321.jpg)


   1、图中R5，R6不知道起什么作用，是为了增加运放的输出阻抗？
   2、C5是不是太大了？而且是极性电容，改成小一些的非极性的是不是好一些？
   3、DC 偏置是0~30V，而R1是10K，R10、R13、R19都是兆欧级得，按照分压原理直流偏置最大会接近30V，需要这么大吗？
   4、U bias control没猜错的话应该是接到AD上去了吧？


   学习一阵子了，果断开始DIY，图画好了一半，就这几点还有点疑惑，求指教（PS：不是照图抄，虽然本人水平很有限），希望大家支持

i55x 发表于 2011-9-21 21:12:08

1，10kHz这个档次的商品LCR电桥都有这个电阻，一般是100欧或者100欧33欧可选，看过说明书，干嘛的忘了，建议你找本商品LCR电桥说明书看看。

2，C5不大，商品LCR电桥最低要100Hz，这个频率很重要，是电解电容测试标准频率，你可以算算此时C5的容抗。

3，运放的直流偏置是3V。

kingsabbit 发表于 2011-9-21 21:39:08

1、图中R5，R6不知道起什么作用，是为了增加运放的输出阻抗？
   2、C5是不是太大了？而且是极性电容，改成小一些的非极性的是不是好一些？
   3、DC 偏置是0~30V，而R1是10K，R10、R13、R19都是兆欧级得，按照分压原理直流偏置最大会接近30V，需要这么大吗？
   4、U bias control没猜错的话应该是接到AD上去了吧？

个人的理解:

1.应该是防止运放输出短路的,阻值不能太小也不能太大,我看过就是100欧左右
2.C5的选择主要是和你的正弦波的频率有关,容量大主要是减小容抗的
3.DC的偏置电压和R10,R13,R19没有关系,R10,R13,R19是用来提高运放的输入阴抗,减小对信号的影响用的.这个电容是用来测电解电容时模拟极板上的压差,使测量更准确

fickle 发表于 2011-9-21 22:34:21

回复【2楼】kingsabbit电子白菜
-----------------------------------------------------------------------

一看就是行家。能否透露点做的lcr信息？

huayuliang 发表于 2011-9-21 22:43:59

回复【楼主位】zzzkkkyyy1

3、DC 偏置是0~30V，而R1是10K，R10、R13、R19都是兆欧级得，按照分压原理直流偏置最大会接近30V，需要这么大吗？
-----------------------------------------------------------------------

使用兆欧级的电阻目的是为减小输入端电流，并提高输入阻抗。

不知你是怎么算的，最高30V的电压，经过10M多 和 1M 电阻的分压，送到运放输入端的偏置电压最高是3V。。

ju748 发表于 2011-9-22 08:33:50

其实在我看来。。直流偏置加与否。。。没太多音响。。。

ju748 发表于 2011-9-22 08:35:46

自由轴鉴相法。。前面的开关电容及波形产生、电流变电压都是基础部分，关键还是鉴相器部分。。。

zzzkkkyyy1 发表于 2011-9-22 10:21:56

回复【2楼】kingsabbit 电子白菜
-----------------------------------------------------------------------

那请问R1和R10之间交叉点的连接怎么理解？ ，，按照四楼的说法，直流偏置是通过R10,R13和R19的分压得到，这样30V时最大3V左右
能否更具体一点，谢谢啦~~

rlogin 发表于 2011-9-22 14:22:16

回复【5楼】ju748 持诚求真
其实在我看来。。直流偏置加与否。。。没太多音响。。。
-----------------------------------------------------------------------

直流偏置是测量电解,电池内阻时用的

jt6245 发表于 2011-9-22 21:11:50

根据 Agilent Impedance Measurement Handbook
C5>= 1/(10*TT*F)
表示 1k -> c5>=32uf   100hz -> c5>=320uf
选择c5的数值--- 特别是测试低阻抗元件时，避免削弱测试信号.
http://cache.amobbs.com/bbs_upload782111/files_46/ourdev_678689J85K78.gif
(原文件名:blocking cap.gif)

zzzkkkyyy1 发表于 2011-9-23 15:12:11

恩，，谢谢楼上各位解答

yeutay 发表于 2011-9-23 23:41:24

为箝制DC30V故加入R5丶VD3丶VD4,但仍然比运放高出约0.7V 故再加入R16以限流保护运放输出端。
C5大小与C19×R21常数有关系。

feiban001 发表于 2012-11-15 22:16:40

yeutay 发表于 2011-9-23 23:41 static/image/common/back.gif
为箝制DC30V故加入R5丶VD3丶VD4,但仍然比运放高出约0.7V 故再加入R16以限流保护运放输出端。
C5大小与C19× ...

是考虑30V偏压刚上电时的冲击吗？ 稳态后是不存在这样的考虑的。
C5取值能否解释详细一些，彻底不理解。

好早的贴子了，希望能有回复。谢谢！

yeutay 发表于 2012-11-15 23:37:41

是考虑30V偏压刚上电时的冲击吗？ 稳态后是不存在这样的考虑的----------是。
C5取值能否解释详细一些，彻底不理解。--------运放in/out两側串联具有隔直亦具有高通作用,良好的設計必然採取
in/out两側相同的响应(或时间常數)。
页: [1]
查看完整版本: 对俄版RLC电桥原理图还有几点不理解，求教