yuyu87 发表于 2011-9-6 09:11:16

还请帮忙看下一个简单的小程序，波形仿真后跟自己预想的有一点不太一样……

还请帮忙看下一个简单的小程序，波形仿真后跟自己预想的有一点不太一样……
module top( clk, button , led);
        input clk,button;
        output led;       
        reg led;
        always @(posedge clk)
                begin
                        led<=~button;               
                end
endmodule
http://cache.amobbs.com/bbs_upload782111/files_45/ourdev_674596QN29BT.jpg
(原文件名:未命名.jpg)

为什么上边程序波形是这样的？应该是在button低电平期间的第一个CLK上升沿就输出高了，但为什么是在第二个上升沿？难道是门延时？

flyaudio 发表于 2011-9-6 09:19:45

output led;
reg led;

这样可以的吗？

yuyu87 发表于 2011-9-6 09:24:59

编译了没什么问题啊，我运行过可以的，

oceanx 发表于 2011-9-6 09:42:54

用的时序仿真吧，门电路有延时的。。。你的clk设定的是100MHz，肯定有延迟的。

Nuker 发表于 2011-9-6 14:28:58

你的仿真中Tco=7ns，也就是说时钟升沿到led管脚波形变化的延迟是7ns

honeybear 发表于 2011-9-6 16:14:23

回复【1楼】flyaudio
-----------------------------------------------------------------------
可以的！

honeybear 发表于 2011-9-6 16:19:59

时序仿真考虑延迟，建议采用功能仿真！
页: [1]
查看完整版本: 还请帮忙看下一个简单的小程序，波形仿真后跟自己预想的有一点不太一样……