论坛首页 › FPGA › FPGA 加法 小弟有一个疑惑

sfp208 发表于 2011-8-31 12:05:19

FPGA 加法 小弟有一个疑惑

小弟最近碰到一个问题，如下：
                            定义两个两位的数：A，B ：std_logic_vector (1 downto 0);
                            相加的结果保存在：add：std_logic_vector (2 downto 0);

                            进行如下的运算：add <= '0' & (A + B);
                           
                            如果A + B 没发生进位的话 add（2）是 ‘0’，可是如果A + B 发生进位，那不就溢出了吗，那add（2）是‘1’吗？
                            小弟是初学者，谢谢！！！

sfp208 发表于 2011-8-31 16:37:37

没人.................

avrgogo 发表于 2011-8-31 16:50:44

比如这个样子00+01=01,10+10=00.就是前面那位就没了。

查看完整版本: FPGA 加法 小弟有一个疑惑