弄了个CPLD最小系统,调试VGA,欢迎拍砖
........公司弄了个1U机箱,准备做个类似COMPACTPCI结构的子卡和背板结构的系统。
需要做子卡和背板实物来验证是否与现有机箱结构契合。现在没有做线路上去,只是做光PCB来验证结构问题。
光PCB子卡只需要做个热插拔控制上去来测试一下,其他都不用,而且只是验证一下结构,我觉得太浪费了,反正是要打板一次的,就做了个CPLD最小
系统在上面。
线路图如附件PDF,其实黑框外的部分才是此次需要验证的部分,热插拔电源控制。
黑框内是我自己加的一个CPLD最小系统,ALTERA,EPM240T100.
主要是想做个VGA驱动实验。其他还有4个按键,一个6位拨码开关,8个LED,一对串口首发,再其他IO都引出来了。
具体看图。
等板子回来确定好办卡结构,有时间调试VGA试试,坛子里面很多VGA文档,到时候好好参考下。
热心大侠可以帮我看看线路和板子有没有问题。欢迎丢砖头。
点击此处下载 ourdev_671539CODKK3.pdf(文件大小:72K) (原文件名:CPLD.pdf)
http://cache.amobbs.com/bbs_upload782111/files_44/ourdev_671540JGN95U.png
(原文件名:1.png)
http://cache.amobbs.com/bbs_upload782111/files_44/ourdev_671541RITUOB.png
(原文件名:22.png)
http://cache.amobbs.com/bbs_upload782111/files_44/ourdev_671542KQJ0TD.jpg
(原文件名:13.jpg) 晕,怎么上传完成的图片这么差的效果。
在新窗口中再打开效果好点。 漂亮 我见过不少的外国PCB也放这样小块的铜。。这些方块的铜也不接地。。那请问楼主。这样放有什么作用?纯属好看吗? mark 同问方块的作用。 偷铜。。。
俺以前在PCB版块问过,TI的一个EAGLE文档就是这么弄的。
不过楼主这个是几层板啊?需要这么弄么? 回复【6楼】huayuliang花生
偷铜。。。
俺以前在pcb版块问过,ti的一个eagle文档就是这么弄的。
不过楼主这个是几层板啊?需要这么弄么?
-----------------------------------------------------------------------
偷铜 有什么作用?我只知道相当于减小了引线之间的距离 *********
我主要是考虑板的应力啥的,没考虑太多哦。
比如一块板的同一面,一半满铺铜,一半全露,在高温过炉时板会有形变,铺铜一边甚至铜层脱离板材。为了避免这种情况,铺铜一般会打很多过孔,将正反两面的铜层连起来,形成锁住中间板材的效果。
以上是我考虑的因素。不过这个是个两层板,也不会拿去做SMT加工,加上这个没啥目的。环保,呵呵,少用腐蚀液。
很多开发板是这么放铜块的,其实我也不知道原理。
编辑原因:改错字。 回复【7楼】xivisiLiYong
-----------------------------------------------------------------------
回复【8楼】womenhome
-----------------------------------------------------------------------
主要是为了多层板能平整。
不过减少腐蚀液的使用确实是个好主意。俺也得考虑这个问题了,汗~又得研究EALGE的ULP了,来个自动放置。 回复【9楼】huayuliang 花生
-----------------------------------------------------------------------
我用的PADS,不是自动放置的呃。
不过设置好栅格后,手动放置也很快。2.3分钟就好了。 板子很漂亮,不过看了很多回帖也没明白为什么需要进行这样的铺铜 mark 叫同配平,copper balance(mentor是这么说的)为了防止多层板板子上铜皮面积不同热胀冷缩的程度不一样导致板子挠曲! 还是不懂,没有RAM怎么显示图像?不用RAM我只能显示彩条啊。 cPCI!!!! 挺漂亮的,谢谢楼主 结果一定很满意吧,记下板的铜平衡 有防曲翘作用...
多层板有见过,也很少。 回复【3楼】chensi007
-----------------------------------------------------------------------
增加应力是一方面,感觉最好应该放连接地的铜栅格(如果是高速的话),否则信号速度高时,会产生串扰的。
页:
[1]